基于FPGA的DDS的設計與實現

項目簡介

直接數字頻率合成(Direct Digital Frequency Synthesis，DDS)是一種新的頻率合成方法，是頻率合成技術的一次革命。與傳統頻率合成器相比，DDS具有相對帶寬、頻率轉換時間短、頻率分辨率高、輸出相位連續、可產生寬帶正交信號及其他多種調制信號等優點，廣泛使用在電信與電子儀器領域，是無線通信系統實現設備全數字化的一個關鍵技術。

現場可編程門陣列(Field－Programmable Gate Array，FPGA)器件具有工作速度快、集成度高、可靠性高和現場可編程等優點，并且FPGA支持系統現場修改和調試?；贔PGA設計實現的DDS電路簡單，可編程和性能穩定，能滿足絕大多數通信系統的使用要求。因此，在無線通信系統中，利用FPGA設計實現DDS是當前研究的熱點。

此實習項目適合申請專業方向為：電路系統相關專業、電子電氣工程等相關專業的學生。學生將與中科院具有FPGA設計驗證經驗和熟悉DDS原理的副研一同學習，了解DDS原理、FPGA中邏輯編寫、在線調試和板卡驗證的方法。了解目前產業界所使用的FPGA設計軟件和仿真軟件的使用流程和使用技巧。實習結束后，導師會根據學生表現，出具推薦信。

項目內容

本項目將介紹FPGA的發展歷史、分類和DDS算法原理，學習FPGA上設計實現DDS算法所必須掌握的核心技術—Verilog HDL語法編程和Modelsim 仿真。以及FPGA設計軟件的使用流程和使用技巧，如，為了設計實現DDS的相位累加器中相位與幅度的對應關系，設計采用ROM存儲波形存儲器，將相位累加器輸出的數據作為波形存儲器的相位取樣地址，該地址對應的存儲內容就是該相位對應的量化幅度。這樣就完成了相位到幅值的轉換。

項目特色

相對于集成電路技術的飛速發展，當前的高校師生所接觸到的工具以及參考書大多比較陳舊，無法體現最新的技術發展狀態，造成了高校畢業生知識結構與實際產業嚴重脫節。例如，在FPGA工程應用領域，現有的工具和教材基本上都還停留實驗室實驗階段，設計的模塊無法實際應用。本項目將與實際產業相結合，把最新的技術發展狀態和實際工業應用呈現給學員，給你直觀的項目實戰經驗。

招生對象和要求

大二以上優秀本科生和部分優秀高中生，計劃申請電路系統相關專業、電子電氣工程等相關專業學員所設計，要求具備操作系統和算法等基本認知。為了更好的完成科研項目，項目組會以筆試和面試的形式對學生進行篩選。

時間安排    共四周

備注：實際安排順序可根據情況做機動調整。